Fpga trading systems

In-FPGA8482 Os sistemas de negociação reduzem a latência do comércio Publicado em 16 de setembro de 2010 A latência de resposta comercial foi reduzida para menos de dois microssegundos combinando o NASDAQ ITCH e o OUCH em um único FPGA David Buechner, vice-presidente de Impulse: Fundos onde eles têm equipado matemáticos e desenvolvedores de algoritmo para melhorar drasticamente a latência. In-FPGAtrade Trading Systems (infpga) anunciaram um design de referência de negociação automatizada acelerada por hardware que executa a manipulação de alimentação de ITCH da NASDAQ e a entrada de pedido OUCH de saída em execução em Ethernet de 10Gb, com menos de dois microssegundos de latência. O sistema será exibido na feira de 2010 High Performance Computing Financial Markets, estande 424, em Nova York, em 20 de setembro de 2010. O sistema in-FPGA visa permitir que os operadores obtenham latências de resposta que são uma fração do que Pode ser alcançado usando sistemas baseados em CPU. Os visitantes do programa poderão ver o hardware real utilizado para a descodificação de dados de mercado e entrada de pedidos de saída, com todas as funcionalidades realizadas inteiramente em lógica de FPGA (Field Programmable Gate Array) de alto desempenho. O sistema resultante é dito alcançar a latência secundária de 2 microsegundos hoje, com melhorias esperadas no throughput que está sendo feito ao longo de 2010. Estas plataformas FPGA-baseadas da referência apontar operar-se em diversas vezes a velocidade de um microprocessador maior baseou server. Seu tudo sobre a latência negociando, disse Cameron Elliott, desenhador principal do sistema dentro-FPGA. A negociação baseada em FPGA pode responder a dados de mercado de uma ordem de magnitude mais rápida do que os servidores baseados em Linux e 2-5 vezes mais rápido do que sistemas híbridos de CPU / FPGA. Grande parte do ganho vem da simplificação do caminho do hardware, consolidando o processamento em um chip de hardware e eliminando caminhos de alta latência. O que torna isso mais excitante para os comerciantes é que eles podem implementar sua lógica de trigger comercial em linguagem C usando Impulse C, ao invés de ter que aprender linguagens de descrição de hardware como Verilog ou VHDL ou ter que passar seus modelos para engenheiros de hardware para tradução . Ferramentas de impulso estão em uso em grandes empresas financeiras e hedge funds onde eles têm equipado matemáticos e desenvolvedores de algoritmo para melhorar drasticamente a latência. In-FPGAs sistema de negociação e aplicação de referência permite desenvolvedores de software para usar a aceleração de hardware para 10Gb Ethernet processamento, disse David Buechner, vice-presidente da Impulse. Isso oferece uma tecnologia disruptiva para as empresas comerciais que querem ser o primeiro na fila com seus comércios. Itens Populares Tullett Prebon ICAP Comitê Executivo Global nomeações Washington DC abre centro de inovação blockchain Lembrete - Finra Tick Tamanho Piloto começa hoje Corvil apresenta análise de máquina-tempo Grupo IG para adquirir DailyFX GFT nomeia David Collins como chefe de serviços financeiros Copyright copy Automated Trader Ltd 2017 - Estratégias Compliance TechnologyFramework acelera o desenvolvimento de aplicações de sistemas financeiros de ultra baixa latência. Desde o advento da negociação eletrônica, uma corrida pela velocidade se seguiu para construir as plataformas de negociação mais rápidas e inteligentes. O tempo de resposta diminuiu de segundos, para milissegundos, para microsegundos. A unidade para o tempo de resposta de microssegundo e sub-microsegundo simplesmente não é possível com o software tradicional ou arquiteturas de hardware simples, um fato que está impulsionando a adoção da tecnologia FPGA (field programmable gate array) em sistemas de latência ultra-baixa. Para reduzir o risco envolvido no desenvolvimento de código de linguagem de descrição de hardware (HDL) nativamente em uma placa Ethernet FPGA, além de reduzir o tempo de desenvolvimento, a AdvancedIO foi pioneira no uso de estruturas FPGA para comunicações Ethernet 10-Gigabit (10GE). O conjunto de ferramentas do framework de desenvolvimento AdvancedIO expressXG fornece a infra-estrutura necessária para garantir a rápida implantação de serviços financeiros e permite a portabilidade perfeita para a última geração de placas FPGA. - Rafeh Hulays, PhD, Vice-Presidente de Desenvolvimento de Negócios, AdvancedIO Systems Inc. Informações AdicionaisCitadel - Instituição Financeira Global FPGA Engineer Market Making Localização: Chicago, IL Estamos procurando um Engenheiro FPGA experiente para se juntar à nossa equipe existente e ser responsável pela pesquisa, Design e implementação de soluções de FPGA para os negócios de comércio Citadels desenvolvendo sistemas de negociação de ultra baixa latência. Temos uma equipe de desenvolvimento pequena e altamente experiente que está trabalhando em novos projetos FPGA em uma linguagem de descrição de hardware, executando análise de tempo, validando e depurando desenhos para erros e eficiência. Trabalhar com a equipe no desenvolvimento e implementação de sistemas proprietários de negociação de hardware, desde o conceito até a produção. Crie design e verificação digital para maximizar a eficiência e o desempenho para processar grandes quantidades de dados em todos os sistemas de negociação. Envolva-se no design de sistemas de negociação financeira personalizada com base em FPGA de alta latência ultra baixa, para acelerar a geração de sinais de comércio algorítmicos e a execução de ordens. O rápido giro e feedback imediato de projetos operacionais, bem como avaliar latência e throughput. 3 anos em design FPGA, incluindo o ciclo de vida completo do projeto FPGA, incluindo arquitetura de hardware, codificação RTL, simulação, integração de sistemas, validação de hardware e testes. Experiência com software de design Altera é um plus, mas a experiência com Xilinx software de design também é um plus. Experiente e bem versado no Sistema Verilog e VHDL (Sistema Verilog, Verilog, C, Bash, ou Makefile). Experiência de construção de sistemas digitais para uma variedade de domínios, incluindo a experiência de comunicações com fio / sem fio com negociação e finanças computacionais é altamente desejada. Familiarizado com as ferramentas de síntese FPGA e análise de tempo estático são desejáveis, mas não exigido. Familiarizado com os princípios da construção de bancos de teste aleatórios automatizados, auto-verificados. A familiaridade com o uso de ferramentas de depuração no chip, como Alteras SignalTap ou Xilinxs ChipScope, é altamente desejável. Familiaridade com a linguagem C para incorporação de recursos de modelagem de software. Deve ter fortes habilidades de resolução de problemas, ser adaptável e ser orientado em equipe. Experiência financeira não é necessária. Educação: Bacharelado em Engenharia Elétrica, Engenharia de Computação, ou Mestrado em Ciência da Computação preferido. Candidate-se para esta posição: Louis Liu, CEO Fundador fundou a Matrix Trading em 2007 com um único objetivo de projetar o sistema de negociação mais rápido e mais rápido do mundo. Depois de um esforço de vários anos e um monte de tentativa e erro, Louis levou com êxito uma equipe de engenheiros de hardware e software para completar um end-to-end puro sistema de negociação baseado em hardware que inclui uma fábrica de ticker, um gateway de ordem, Sistema de risco comercial e uma plataforma de negociação de programas. Antes da Matrix, Louis foi co-fundador e co-CEO da Sonic Trading, uma empresa de tecnologia de negociação pioneira. Louis projetou Sonic39s sistema de negociação a partir do zero, e evoluiu com sucesso de um sistema de comércio do dia para uma plataforma institucional. Depois que Sonic foi adquirido pelo banco de New York, Louis serviu como o diretor de gerência responsável por sistemas negociando da equidade de 2004 a 2006. Louis recebeu seus graus de bachelor39s e de mestre de Universidade de Colômbia na pesquisa da operação. Jonathan Durinda, Diretor de Desenvolvimento de Produto e Desenvolvimento de Negócios Jonathan é um veterano da indústria com 19 anos de experiência em comércio eletrônico, e tem se concentrado em oferecer aos seus clientes as mais recentes tecnologias de negociação. Anteriormente, ele gerenciou com sucesso linhas de produtos multi-ativos globais para as plataformas Speech Leeds, Kellogg REDI Plus, Sonic Trading e Neovest. Antes de se juntar à Matrix, Jonathan foi Chefe de Serviços ao Cliente e Gerente de Produto para Portware e TradingScreen, onde foi responsável pela inovação de produtos, ajudando-os a se tornarem líderes em seus respectivos mercados. Com esta experiência veio insight, e ele reconheceu os valiosos benefícios de uma abordagem centrada em hardware. Na Matrix, Jon continua a trabalhar com seus engenheiros para aproveitar o poder do hardware, para que seus clientes possam melhorar e avançar seus negócios comerciais eletrônicos. Calvin Wen, Diretor de Engenharia Calvin tem estado na vanguarda do comércio eletrônico desde que ingressou na Matrix Trading. Calvin é responsável pelo suporte técnico e pelo aspecto de engenharia da pesquisa e desenvolvimento de produtos. Antes de Matrix, Calvin estudou engenharia elétrica com uma concentração em segurança de rede na Escola Politécnica de Engenharia de NYU, onde recebeu um grau de mestre em engenharia elétrica. Desenvolvendo um Switch de Matar Eletrônico com Base em FPGA com o Módulo LabVIEW FPGA e NI FlexRIO Sistemas a nível da rede. O Desafio: Eventos de alta volatilidade, como o Crash de Flash de 6 de maio de 2010, levaram o Comitê de Valores Mobiliários e Câmbio dos EUA (SEC) ea Comissão de Negociação de Futuros de Mercadorias dos EUA (US Commodity Futures Trading Commission CFTC) para exigir que os controlos de risco e de segurança sejam implementados no processo de negociação electrónica. Latência e determinismo são indicadores-chave de desempenho dos sistemas de comércio eletrônico. A Solução: Usando o Módulo NI LabVIEW FPGA e o hardware NI FlexRIO para desenvolver rapidamente um switch HPC determinístico de baixa latência baseado em FPGA que permite que um comerciante cancele suas ordens abertas. A maioria das negociações de ações É conduzida electronicamente (ver Figura 1). Períodos de negociação máximos fornecem as melhores oportunidades de negociação para os lucros, mas também apresentam o maior risco de perdas potenciais. Durante períodos de pico de negociação, os dados de mercado que os sistemas de negociação devem consumir e processar surtos para o ponto onde os sistemas de negociação abrandar e tornar-se ineficaz. Figura 1: Aggregate One Minute Peak Mensagens por Segundo A negociação de alta freqüência (HFT) está afetando a dinâmica do mercado e gerando debates interessantes 1. Se uma empresa se envolve ou não em HFT, ele precisa proteger seus ativos de eventos como o Flash Crash of 6 de maio de 2010 2 .160 É possível que uma empresa comercial que utilize um sistema de cancelamento de pedidos baseado em matriz programável (FPGA) possa ter saído do mercado mais rapidamente do que qualquer outra empresa comercial, reduzindo assim as perdas (ver Figura 2). As empresas financeiras comunicam dados de mercado e comércio por meio de padrões de mensagens como o Financial Information eXchange (FIX), um padrão de mensagens de transação de troca de títulos eletrônicos em tempo real Gerenciado pelo FIX Protocol Limited (FPL), um organismo internacional de normas sem fins lucrativos de membros da indústria de serviços financeiros, incluindo instituições de compra, vendedores, revendedores, ECNs / câmbios, reguladores e outras associações comerciais. O software do mecanismo FIX processa e gera mensagens FIX. O QuickFIX é o mecanismo FIX de facto open-source. As empresas financeiras utilizam o QuickFIX e os motores comerciais FIX de código fechado. As empresas financeiras estão se voltando para a tecnologia HPC para fornecer uma vantagem extra sobre seus concorrentes. Cada nível de software é otimizado e, nos últimos anos, as empresas estão otimizando suas opções de sistema de negociação usando hardware reconfigurável. FPGAs: Reconfigurable Hardware Os FPGAs otimizam os sistemas de negociação em nível de rede. Eles podem ajudar a gerar e processar dados de rede, descarregando assim certas tarefas do software. As empresas financeiras mais comumente usam FPGAs em manipulação de dados de mercado 3. FPGAs, que podem ter até 1.000 núcleos 4 para processamento de dados paralelo, não têm SO e instrução de busca jitter 5. FPGAs são programados usando uma linguagem de descrição de hardware (HDL) como Verilog ou VHDL. Nem todos os algoritmos podem ser implementados em um FPGA, que é em parte devido à natureza de FPGAs e em parte devido ao HDL ser de baixo nível. HDL requer mais conhecimento de hardware de destino do que as linguagens de programação tradicionais, como ANSI C ou C. Além disso, a codificação HDL pode resultar em três a cinco vezes mais tempo de desenvolvimento (se o algoritmo pode até ser implementado em um FPGA). Essas linguagens são difíceis de aprender e resultam em arquivos de código fonte muito longos que muitas vezes realizam muito pouco com muito esforço. O protocolo FIX é baseado em seqüências de caracteres e pode se beneficiar muito de um FPGA porque as funções de seqüência de caracteres estão entre as menos eficientes em uma CPU. A Plataforma Tecnológica NI PXI Como o PXI é baseado em tecnologias de PC padrão, como Windows e PCI, integrar PXI nesses sistemas é semelhante à integração com um PC. O barramento PXI combina o barramento PCI de alta velocidade com sincronização e sincronização. O barramento de disparo PXI consiste de oito linhas de barramento de disparo compartilhado, um disparador de estrela de baixa inclinação e um relógio de referência de sistema comum de 10 MHz. Esses recursos de sincronização podem transmitir sinais de trigger, clock e outros sinais entre os módulos PXI para fazer medições precisas e de alto desempenho. NI FlexRIO NI FlexRIO é uma plataforma de hardware reconfigurável PXI e PXI Express desenvolvida pela NI que possui duas partes: módulos NI FlexRIO FPGA e módulos adaptadores NI FlexRIO. Juntos, este hardware forma um sistema de hardware reconfigurável de alto desempenho que você pode programar com o LabVIEW FPGA mesmo se você não tiver conhecimento de design HDL. O Módulo NI LabVIEW FPGA O LabVIEW FPGA fornece uma abordagem gráfica para o desenvolvimento da lógica FPGA. Você pode programar algoritmos financeiros complexos em FPGAs sem conhecimento profundo de design digital ou ferramentas complexas de automação de projeto eletrônico (EDA). LabVIEW é perfeitamente adequado para FPGA programação porque intuitivamente descreve inerente FPGA paralelismo. Figura 3: Diagrama de Amostra de Módulo do LabVIEW FPGA Usando um ambiente de desenvolvimento gráfico de alto nível (Figura 5), ​​como o LabVIEW FPGA, reduz o tempo de desenvolvimento sem comprometer os ganhos de desempenho do FPGA. Sob o capô, o LabVIEW FPGA usa técnicas de geração de código para sintetizar o ambiente de desenvolvimento gráfico para hardware FPGA, que, em última instância, executa as ferramentas de síntese FPGA. LabVIEW FPGA single-cycle Timed Loops (SCTL) fornecer determinismo garantido para executar dentro de um período de tempo especificado de pelo menos 40 MHz. Esta aplicação usou um SCTL rodando a 125 MHz. Você pode usar hardware personalizado para criar cronometragem exclusiva e rotinas de disparo controle de ultra alta velocidade de interface para protocolos digitais e aplicações que exigem alta confiabilidade de hardware de velocidade e determinismo apertado. Para esta aplicação, o LabVIEW FPGA cria um sistema de hardware baseado em protocolo. Figura 4: Cenário do Módulo FPGA da NI FlexRIO Um corretor-negociante está conectado a uma central. As mensagens comerciais entre o corretor e a troca usam o formato de protocolo FIX. O corretor-negociante submete ordens, que a troca procura combinar. Todas as ordens do corretor-negociante estão abertas até que uma ordem de harmonização entra na troca. As ordens correspondentes são enviadas de volta para o corretor como executado. Em algum momento, o broker-dealer detecta um evento, resultando em uma necessidade de cancelar todas as ordens abertas. Assumindo que o evento detectado fará com que muitos outros corretores desejem cancelar suas ordens abertas ao mesmo tempo, aqueles que cancelarem primeiro irão reduzir suas perdas potenciais (Figura 5). Figura 5: Broker-dealer mantendo uma conexão com uma troca usando mensagens FIX. A troca também está conectada a outros mercados e aceita a ordem destes também. Em um evento de gatilho especial, o corretor-negociante envia uma série de ordens de cancelamento para a troca para obter a ordem fora do mercado o mais rapidamente possível. Implementação Este sistema utiliza dois computadores ligados directamente através de um cabo Ethernet cruzado. Os computadores comunicam usando FIX 4.2, executando em TCP / IP em 1 GB / s. Ambos os computadores estão executando o Microsoft Windows XP em CPUs Intel x86. Um computador representa o corretor e o outro é a troca. O corretor-negociante envia a troca várias ordens de compra ou venda que não executam. Após a detecção do gatilho, o corretor-revendedor envia mensagens de cancelamento de ordem FIX para todas as ordens abertas (Figura 6). Figura 6: QuickFIX em operação normal com a placa de interface de rede baseada em FPGA. Os eventos são acionados diretamente dentro do FPGA, que gera FIX Cancelar Solicitações e os coloca em pacotes TCP / IP válidos de uma sessão FIX existente mantida pelo QuickFIX Enginer. O computador corretor-revendedor O sistema corretor-revendedor é um computador conectado a um chassi NI-PXI-1033 de 5 slots com um controlador MXI-Express integrado. Dois cartões PXI são conectados ao chassi PXI (um módulo NI FPX FPX NI PXI-7953 com um FPGA Xilinx Virtex-5 LX85 e um dispositivo de aquisição de dados (DAQ) NI PXI-6070E). O módulo NI FlexRIO possui um adaptador Prevas Mimas Gigabit Ethernet, que possui dois conectores 8P8C. O NI FlexRIO eo adaptador Prelas Mimas combinam-se para funcionar como a placa de interface de rede do corretor-revendedor. Todo o tráfego de rede passa pelo módulo NI FlexRIO e uma das portas do adaptador Gigas Ethernet Gigas de Prevas Mimas (a outra porta não é utilizada para esta aplicação). O adaptador Prelas Mimas tem um chip PHY que converte sinais elétricos 8P8C de entrada em quadros Ethernet e vice-versa. Os quadros Ethernet vêm no Xilinx Virtex-5 LX85 FPGA em bytes (U8). Em condições normais, o módulo NI FlexRIO FPGA envia os dados da moldura Ethernet da camada 2 para fora através do adaptador Prevas Mimas e, passando-o para o barramento PXI, para que seja acessível Por programas reconfiguráveis ​​de interface de driver de E / S (RIO). QuickFIX normalmente interfaces com funções de Winsock, que interface com uma pilha TCP / IP de origem fechada do Windows. Como ele é closed-source, ele não pode interagir com os drivers RIO, então este aplicativo usa lwip, uma pilha open source TCP / IP. Modificamos todas as chamadas QuickFIX para Winsock para chamar a pilha TCP / IP lwip, que modificamos para interface com os drivers RIO. Usamos um dispositivo DAQ PXI-6070E para receber e transferir o gatilho cancel-orders. Uma das linhas de integração de sistemas em tempo real PXI (RTSI) fez uma conexão elétrica direta entre o cartão DAQ e o módulo NI FlexRIO FPGA. Ligamos um botão externo a uma das entradas digitais do dispositivo DAQ para que, quando pressionado, o módulo FPGA leia um sinal digital. O hardware lê o sinal sem ajuda do computador ou software. Exchange Computador O computador de troca é composto de outro computador que executa uma versão não modificada do QuickFIX em execução no modo de servidor. A interface de rede é feita através da porta Gigabit Ethernet nativa. Sua função é manter uma ordem aberta até que um correspondente chegue ou a ordem seja cancelada. Resultados Várias ordens de não correspondência são registradas no programa QuickFIX do corretor. Ele envia para o computador de troca, que os mantém como ordens abertas. O programa QuickFIX do corretor-negociante mantém uma lista de seus pedidos em aberto. Sempre que qualquer aspecto das ordens abertas muda no sistema do corretor, o FPGA recebe uma cópia das informações de cancelamento para cada ordem aberta. Abaixo está um exemplo de mensagem FIX 4.2 ORDER SINGLE (tag 35D) em caracteres hexadecimais offset e legíveis somente. Figura 8: Exemplo de uma mensagem FIX 4.2 ORDER SINGLE (tag 35D) em hex offset e os caracteres legíveis. Figura 9: Exemplo de mensagem FIX 4.2 ORDER CANCEL REQUEST (etiqueta 35F) no hex offset e os caracteres legíveis. Ao premir o botão ligado ao dispositivo DAQ PXI-6070E é gerado um gatilho de cancelamento de ordens. O FPGA gera uma mensagem de cancelamento de ordem FIX para cada ordem aberta. As mensagens FIX são injetadas na sessão TCP ao vivo entre o corretor e as máquinas de troca. O computador de troca recebe as mensagens de cancelamento de ordem FIX e, sem perceber que essas mensagens foram criadas pelo FPGA (e não por QuickFIX no computador do corretor), cancela todas as ordens referenciadas como se o corretor o tivesse instruído faça isso. Para todo o tráfego FIX normal, o aplicativo QuickFIX trata cada criação de mensagem FIX, enquanto a pilha TCP / IP de software manipula o segmento TCP e a criação de pacotes IP. Quando ocorre um evento de disparo, o FPGA lida com todas as tarefas de software QuickFIX e TCP / IP gerando as mensagens FIX, segmentos TCP e pacotes IP. À medida que a carga final se transfere para o PHY, o módulo FPGA calcula a trama Ethernet e a verificação de redundância cíclica (CRC). Conclusão A tecnologia FPGA estabelecida para dados de mercado 3 é agora relevante para aplicações como a geração de mensagens comerciais. O volume de comércio e os aumentos de dados ultrapassam a tecnologia dos sistemas de comércio. As empresas financeiras buscam otimizar o sistema de negociação e, até recentemente, se concentraram no software. Com otimização de hardware vem a atração de criar o mundo mais rápido e mais determinista sistema de comércio. Usando o Módulo LabVIEW FPGA, você pode desenvolver sistemas de negociação acelerados por hardware com riscos gerenciados e custos. O PXI de plataforma aberta pode integrar o processamento e geração de dados de rede baseados em FPGA e os carimbos de tempo IEEE 1588v2 (2008) de uma fonte de tempo GPS para medições de latência. Os módulos PXI Express FPGA podem comunicar-se eficientemente entre si sem um processador central de acolhimento, utilizando transmissão de dados peer-to-peer para sistemas de negociação multi-FPGA. As empresas financeiras agora podem otimizar o software e o hardware do sistema comercial para uma maior diferenciação e maior competitividade. 2. CFTC e SEC, Conclusões sobre os Eventos de Mercado de 6 de maio de 2010 - Relatório dos quadros da CFTC e da SEC ao Comitê Consultivo Conjunto sobre Assuntos Regulatórios Emergentes, 30 de setembro de 2010, sec. gov/news/studies/2010 /marketevents-report. pdf 5. Scott Sirowy e Alessandro Forin, Microsoft Research, Wheres the Beef Por que os FPGAs são tão rápidos. Setembro de 2008, research. microsoft/pubs/70636/tr-2008-130.pdf Próximas etapas Confira o LabVIEW em Finanças NI Community Page Exibir um tutorial sobre preço de opção